€6090

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-301539

(43) Date of publication of application: 13.11.1998

(51)Int.CI.

G09G 3/36

G02F 1/133

G02F 1/133

(21)Application number: 09-111183

(71)Applicant : NEC CORP

(22)Date of filing:

28.04.1997


(72)Inventor: TSUCHI HIROSHI

(54) DRIVE CIRCUIT OF LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To simultaneously realize a highly precise voltage output, high speed drive and low power consumption with simple circuit constitution.

SOLUTION: An output circuit 4 is constituted of an output circuit input terminal 8 inputted a selectedvoltage of a selective-circuit 3, a drive circuit output terminal 9, the first voltage source, the second voltage source, a switch 12 connecting between the input terminal 8 and the output terminal 9, a PMOS transistor 11 whose drain is connected to the ground, gate to the input terminal 8 and source to the output terminal 9, and the switch 13 connecting between the output terminal 9 and the voltage source VCC. By controlling the switches 12 and 13, three steps of drive periods of the first drive period precharging the output terminal 9 to the prescribed voltage by the voltage source VCC, the second drive period operating the transistor 11 as a source



follower and outputting the voltage to the output terminal 9 and the third drive period directly outputting the voltage of the input terminal 8 to the output terminal 9 through the switch 12 are provided to be driven.

LEGAL STATUS

[Date of request for examination]

28.04.1997

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2993461

[Date of registration]

22.10.1999

[Number of appeal against examiner's

decision of rejection]

This Page Blank (uspto)



杨花沙

特開平10-301539

F6090

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-301539

(43)公開日 平成10年(1998)11月13日

(51) Int.Cl.6			識別記号	FΙ				
G 0 9 G	3/36			G 0 9 G	3/36	•		
G 0 2 F	1/133	,	550	G 0 2 F	1/133	5 5 0		
			575			5 7 5	_	

審査請求 有 請求項の数6 OL (全 15 頁)

(21)出願番号 特願平9-111183 (71)出願人 000004237 日本電気株式会社 (22)出願日 平成 9 年(1997) 4 月28日 東京都港区芝五丁目 7 番 1 号

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 若林 忠


(72) 発明者 土 弘

(54) 【発明の名称】 液晶表示装置の駆動回路

(57)【要約】

【課題】 簡単な回路構成で高精度な電圧出力、高速駆動、低消費電力を同時に実現する、液晶表示装置の駆動 回路を提供する。

【解決手段】 出力回路 4 は、選択回路 3 の選択電圧を入力する出力回路入力端子 8 と、駆動回路出力端子 9 と、第 1 の電圧源と、第 2 の電圧源と、入力端子 8 と出力端子 9 の間に接続されたスイッチ 1 2 と、ドレインが接地に、ゲートが入力端子 8 に、ソースが出力端子 9 に接続された P M O S トランジスタ 1 1 と、出力端子 9 と電圧源 V C C の間に接続されたスイッチ 1 3 を制御することにより、電圧源 V C C により出力端子 9 を所定の電圧にプリチャージする第 1 の駆動期間と、トランジスタ 1 1 をソースホロワとして動作させて出力端子 9 に電圧を出力する第 2 の駆動期間と、入力端子 8 の電圧をスイッチ 1 2 を介して出力端子 9 に直接出力する第 3 の駆動期間の3 段階の駆動期間を設けて駆動する。



【特許請求の範囲】

【請求項1】 複数の電圧を生成する多値電圧生成手段と、前記多値電圧生成手段で生成された電圧の中から駆動に必要な電圧を選択する選択回路と、前記選択回路で選択された電圧を入力して所望の電圧を駆動回路出力端子に出力する出力回路を含む、液晶表示装置の駆動回路において、

前記出力回路は、前記選択回路で選択された電圧を入力する出力回路入力端子と、前記駆動回路出力端子と、第1の電圧源と、第2の電圧源と、前記出力回路入力端子と前記駆動回路出力端子の間に接続された第1のスイッチと、ドレインが第1の電圧源に、ゲートが前記出力回路入力端子に、ソースが前記駆動回路出力端子に接続されたトランジスタと、前記駆動回路出力端子と前記第2の電圧源の間に接続された第2のスイッチを含むことを特徴とする、液晶表示装置の駆動回路。

【請求項2】 前記出力回路は、前記第1のスイッチおよび前記第2のスイッチが制御されることにより、前記第2の電圧源により前記駆動回路出力端子を所定の電圧にプリチャージする第1の駆動期間と、前記トランジスタをソースホロワとして動作させて前記駆動回路出力端子に電圧を出力する第2の駆動期間と、前記出力回路入力端子の電圧を前記第1のスイッチを介して前記駆動回路出力端子に直接出力する第3の駆動期間の3段階の駆動期間を有する、請求項1記載の、液晶表示装置の駆動回路。

【請求項3】 複数の電圧を生成する多値電圧生成手段と、前記多値電圧生成手段で生成された電圧の中から駆動に必要な電圧を選択する選択回路と、前記選択回路で選択された電圧を入力して所望の電圧を駆動回路出力端子に出力する出力回路を含む、液晶表示装置の駆動回路において、

前記出力回路は、前記選択回路で選択された電圧を入力する出力回路入力端子と、前記駆動回路出力端子と、第1の電圧源と、第2の電圧源と、前記出力回路入力端子と前記駆動回路出力端子の間に接続されたスイッチと、ドレインが前記第1の電圧源に、ゲートが前記出力回路入力端子に、ソースが前記駆動回路出力端子に接続されたカチャネル型トランジスタと、ドレインが前記第2の電圧源に、ゲートが前記出力回路入力端子に、ソースが前記駆動回路出力端子に接続されたpチャネル型トランジスタを含むことを特徴とする、液晶表示装置の駆動回路。

【請求項4】 前記出力回路は、前記スイッチが制御されることにより、前記nチャネル型トランジスタまたは前記pチャネル型トランジスタをソースホロワとして動作させて前記駆動回路出力端子に電圧を出力する第1の駆動期間と、前記出力回路入力端子の電圧を前記スイッチを介して前記駆動回路出力端子に直接出力する第2の駆動期間の2段階の駆動期間を有する、請求項3記載

の、液晶表示装置の駆動回路。

【請求項5】 前記多値電圧生成手段は、第3の電圧源と、第4の電圧源と、第3の電圧源と第4の電圧源の間に接続された抵抗素子群からなる分圧回路である、請求05項1または3記載の、液晶表示装置の駆動回路。

【請求項6】 前記多値電圧生成手段は、n個の電圧Vk(k=1,2,…n) および電圧Vkから電圧Vokだけずれたn個の補助電圧Vk+Vok(k=1,2,…,n)を生成する手段と、前記n個の電圧Vkまたは10 前記n個の補助電圧Vk+Vokが出力される多値電圧生成手段出力端子と、前記n個の電圧Vkの前記多値電圧生成手段出力端子への出力を制御する第1のスイッチ群と、前記n個の補助電圧Vk+Vokの前記多値電圧生成手段出力端子の出力を制御する第2のスイッチ群と、前記n個の補助電圧Vk+Vokの前記多値電圧生成手段出力端子の出力を制御する第2のスイッチ群を含む、請求項1または3記載の、液晶表示装置の駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はアクティブマトリッ 20 クス駆動方式の液晶表示装置の駆動回路に関する。

[0002]

【従来の技術】液晶表示装置は薄型、軽量、低電力とい う特長から、携帯機器やノートパソコンなどの携帯端末 をはじめ様々な装置に用いられている。その中でもアク 25 ティブマトリックス駆動方式を用いた液晶表示装置は、 高速応答、高精細表示、多階調表示という特長から需要 が高まっている。アクティブマトリックス駆動方式を用 いた液晶表示装置の表示部は一般に透明な画素電極と薄 膜トランジスタ (TFT) を配置した半導体基板と、面 30 全体に1つの透明な電極を形成した対向基板と、この2 枚の基板を対向させて間に液晶を封入した構造によって なり、スイッチング機能を持つTFTを制御することに よって各画素電極に所定の電圧を書き込み、各画素電極 と対向基板電極との間の電圧差により液晶の透過率を変 35 化させて画面表示を行っている。半導体基板上には、各 画素電極へ書き込む階調電圧(データ信号)を送るデー タ線とTFTのスイッチング制御信号(走査信号)を送 る走査線が配線されている。各走査線にはバルス状の走 査信号がゲートドライバより送られ、走査線の走査信号 40 がハイレベルのとき、その走査線につながるTFTは全 てオンとなり、そのときデータ線に送られた階調電圧 (データ信号)がオンとなったTFTを介して画素電極 に書き込まれる。そして走査信号がローレベルとなりT FTがオフ状態に変化すると、画素電極に書き込まれた 45 階調電圧は、次に書き替えられるまでの間保持される。 そして各走査線に順次走査信号を送ることにより、全て の画素電極に所定の電圧が書き込まれ、フレーム周期で 書き換えを行うことによって画面表示を行うことができ

50 【0003】このように液晶表示装置はデータ線を介し

て画素電極に階調電圧を書き込むことにより液晶を駆動 しており、データ線を駆動するデータドライバは、1画 索分の液晶容量だけでなく配線抵抗や配線容量を含む大 きな容量性負荷を駆動しなければならない。高精細表 示、多階調表示を行うためには、容量の大きなデータ線 負荷を高い電圧精度で高速に駆動する必要があるため、 高性能なデータドライバが要求され、これまでに様々な データドライバの開発が行われてきた。その中で高精度 な電圧出力を可能としたの处図14に示す第1の従来例 である。これは抵抗ストリング 1 A で生成した階調電圧 を選択回路3で選択して直接データ線負荷5に出力する ので、電圧精度が抵抗ストリング1を構成する抵抗素子 の抵抗比によって決まり、高精度な電圧出力が可能とな る。図14は1データ線に対する駆動回路を示している が、複数のデータ線をもつ場合でも抵抗ストリングを共 有することによりデータ線ごとの出力電圧ばらつきもほ とんど生じない。

【0004】また、バネルの高精細化により走査線数や データ線数が増加すると、1 データあたりの出力期間が 短くなり、データ線負荷を高速に駆動するためにはデー タドライバに高い電流供給能力が必要となる。その要求 を満たすのが図16の第2の従来例で図17の第3の従 来例(特願平8-27623)である。第2の従来例 (図16) は抵抗ストリング1Aで生成した階調電圧を 選択回路3で選択してオペアンプ7で増幅して1データ 線負荷5に出力する駆動回路である。この駆動回路はオ ペアンプ7によりインピーダンス変換しているため電流 供給能力が高く、データ線負荷を高速に駆動することが できる。第3の従来例(図17)は抵抗素子群31で生 成された電圧を半導体スイッチ群SW,, SW,, ・・ ・, SW_{H} で選択してMOSトランジスタTrのゲー トにバイアスし、ゲートバイアス電圧からしきい値電圧 だけ降圧した電圧をソースから取り出して出力する多値 電圧源回路である。この回路はMOSトランジスタTァ がソースホロワとなっているので低インピーダンスで多 値電圧を出力することができ、データドライバの駆動回 路として用いればデータ線負荷を高速に駆動することが

[0005]

【発明が解決しようとする課題】液晶表示装置を携帯機器や携帯端末として利用するためには、高精度な電圧出力や高速駆動能力だけでなく消費電力を小さくすることも必要となる。

できる。また、抵抗素子群の両端にMOSトランジスタ

Tァのしきい値電圧ばらつきを補正するための電圧制御

手段32および電流制御手段33を接続することにより

高精度な電圧を出力することができる。

【0006】しかしながら第1の従来例(図14)の場合、抵抗ストリング1A内の各接続端子より階調電圧を出力するので階調電圧に応じて出力インピーダンスが異なる。この場合駆動速度はデータ線負荷および抵抗スト

リング1Aの出力インピーダンスによる遅延の時定数で決まるので、任意の階調に対してデータ線を高速に駆動するためには、階調電圧を生成する抵抗ストリング1Aの抵抗値を小さくして遅延の時定数を小さくする必要がある。しかしながら抵抗ストリング1Aの抵抗値を小さくすると、電源電圧が一定の場合は抵抗ストリング1Aに流れる電流が大きくなり、駆動回路における消費電力が増大するという課題がある。

【0007】一方、第2の従来例(図16)の場合、抵 10 抗ストリング1Aに流す電流とデータ線の充放電による 電力消費以外にオペアンプの内部電流による電力消費を 生じるので、データ線数の多い高精細パネルではその消 費電力は無視できない大きさになる。またオペアンプは トランジスタの特性ばらつきに起因するオフセットがあ 15 るため、出力電圧精度にばらつきを生じる場合がある。 【0008】第3の従来例(図17)では、抵抗素子群 に流す電流とデータ線負荷の充放電による電力消費があ るが、MOSトランジスタによりインピーダンス変換を 行っているので抵抗索子群に流す電流を抑えることがで 20 き、比較的消費電力は小さい。しかしMOSトランジス 夕のしきい値電圧ばらつきによって出力電圧がばらつく のを防ぐため、抵抗素子群の両端に電圧制御回路や電流 制御回路を接続しており、そのため駆動回路の構成が複 雑になるという課題がある。

25 【0009】このように従来の液晶表示装置の駆動回路 では、データ線数の多い高精細パネルに対して簡単な回 路構成で高精度な電圧出力、高速駆動、低消費電力を同 時に実現することは難しかった。

【0010】本発明の目的は、簡単な回路構成で高精度 30 な電圧出力、高速駆動、低消費電力を同時に実現する被 晶表示装置の駆動回路を提供することにある。

[0011]

【課題を解決するための手段】本発明の第1の液晶表示装置の駆動回路は、複数の電圧を生成する多値電圧出力 55 手段と、多値電圧生成手段で生成された電圧の中から駆動に必要な電圧を選択する選択回路と、選択回路で生成された電圧を入力して所望の電圧を駆動回路出力端子に出力する出力回路を含む、液晶表示装置の駆動回路において、出力回路は、選択回路で選択された出力電圧を入力する出力回路入力端子と、駆動回路出力端子と、駆動回路出力端子と、駆動回路出力端子の電圧源と、出力回路入力端子と、取動回路出力端子の間に接続された第1のスイッチと、ドレインが第1の電圧源に、ゲートが出力回路入力端子に、ソースが駆動回路出力端子に接続されたトランジスタ 25 と、駆動回路出力端子と第2の電圧源の間に接続された第2のスイッチを含む。

【0012】本発明の実施態様によれば、出力回路は、 第1のスイッチおよび第2のスイッチが制御されること により、第2の電圧源により駆動回路出力端子を所定の 50 電圧にプリチャージする第1の駆動期間と、トランジス タをソースホロワとして動作させて駆動回路出力端子に 電圧を出力する第2の駆動期間と、出力回路入力端子の 電圧を前記第1のスイッチを介して駆動回路出力端子に 直接出力する第3の駆動期間の3段階の駆動期間を有す る。

【0013】本発明の第2の液晶表示装置の駆動回路は、複数の電圧を生成する多値電圧生成手段と、多値電圧生成手段で生成された電圧の中から駆動に必要な電圧を選択する選択回路と、選択回路で選択された電圧を入力して所望の電圧を駆動回路出力端子に出力する出力回路を含む、液晶表示装置の駆動回路において、出力回路は、選択回路で選択された電圧を入力する出力回路は、選択回路で選択された電圧を入力する出力回路は、選択回路で選択された電圧を入力する出力回路は、超力回路と、即動回路出力端子と、駆動回路出力端子の電圧源に、ゲートが出力回路入力端子に、ソースが選択電圧出力端子に接続されたカチャネル型トランジスタと、ドレインが第2の電圧源に、ゲートが出力回路入力端子に接続されたカチャネル型トランジスタと、ドレインが変動回路出力端子に接続されたカチャネル型トランジスタと、シースが駆動回路出力端子に接続されたカチャネル型トランジスタを含む。

【0014】本発明の実施態様によれば、出力回路は、スイッチが制御されることにより、nチャネル型トランジスタまたはpチャネル型トランジスタをソースホロワとして動作させて駆動回路出力端子に電圧を出力する第1の駆動期間と、出力回路入力端子の電圧をスイッチを介して駆動回路出力端子に直接出力する第2の駆動期間の2段階の駆動期間を有する。

【0015】本発明の実施態様によれば、多値電圧生成 手段は、第3の電圧源と、第4の電圧源と、第3の電圧 源と第4の電圧源の間に接続された抵抗素子群からなる 分圧回路である。

【0016】本発明の実施態様によれば、多値電圧生成手段は、n個の電圧Vk(k=1,2,…n)および電圧Vkから電圧Vokだけずれたn個の補助電圧Vk+Vok(k=1,2,…,n)を生成する手段と、n個の電圧Vkまたはn個の補助電圧Vk+Vokが出力される多値電圧生成手段出力端子と、n個の電圧Vkの多値電圧生成手段出力端子への出力を制御する第1のスイッチ群と、n個の補助電圧Vk+Vokの多値電圧生成手段出力端子の出力を制御する第2のスイッチ群を含む。

【0017】次に、本発明の作用を説明する。なお、説明を簡単にするために、多値電圧生成手段は抵抗素子を直列接続した抵抗ストリングで構成し、抵抗ストリング内の各接続端子より電圧を生成する簡単な構成の場合について説明する。また、選択回路で選択して出力回路に入力する任意の階調電圧をVk、出力回路のnチャネル型トランジスタのしきい値電圧をVt、pチャネル型トランジスタのしきい値電圧をVTとする。そして駆動回路出力端子にデータ線負荷を接続し、このデータ線負荷

を駆動する場合について説明する。

【0018】まず、第1の液晶表示装置の駆動回路につ いて説明する。第1の駆動期間では、出力回路の第1の スイッチおよび第2のスイッチをオンにすると、第1の 05 トランジスタのゲートとソースが同電位となるため第1 のトランジスタはオフ状態となり、第2の電圧源により データ線負荷は所定の電圧にプリチャージされる。そし て第2の駆動期間で第1のスイッチおよび第2のスイッ チをオフすると、選択回路で選択した階調電圧Vkは第 10 1のトランジスタのゲートにバイアスされ、ソースから 電圧 (Vk-VT) が駆動回路の出力端子を介してデー 夕線負荷に出力される。このとき第1のトランジスタは ソースホロワとなっており、インピーダンス変換により 第1の電圧源より電荷が供給され、データ線負荷を電圧 (Vk-VT)付近まで高速に駆動することができる。 第3の駆動期間では第1のスイッチをオン、第2のスイ ッチをオフにすると、第1のトランジスタはオフし、階 調電圧Vkが第1のスイッチを介してデータ線に直接出 力される。このとき抵抗ストリングで生成された電圧が 20 直接データ線負荷に出力されるので、第3の駆動期間に おける駆動速度は抵抗ストリングの出力インピーダンス に依存する。抵抗ストリングの場合には、階調電圧に応 じて出力インビーダンスが異なり、第3の駆動期間にお ける駆動速度はデータ線負荷および抵抗ストリングの出 25 カインピーダンスによる遅延の時定数で決まる。しかし 第3の駆動期間ではしきい値電圧VT程度の電圧差を駆 動するだけであり、遅延の時定数が比較的大きくても必 要な出力電圧精度に短時間で到達する。そのため抵抗ス トリングの抵抗値を比較的大きくして抵抗ストリングに 30 流す電流を抑えることができ、駆動回路の消費電力を低 減することができる。このように3段階の駆動期間を設 けて1出力期間を駆動することにより、1出力期間全体 としては高速に駆動することができ、多値電圧生成手段 より出力される電圧を直接出力することにより高精度な 35 階調電圧をデータ線負荷に出力することができる。また 簡単な構成で駆動回路を実現でき、低い消費電力で駆動 することができる。

【0019】第2の液晶表示装置の駆動回路については、第1の駆動期間および第2の駆動期間の作用は第1 の液晶表示装置の駆動回路における第2の駆動期間および第3の駆動期間の作用と同様である。なお第2の液晶表示装置の駆動回路ではプリチャージは必要ない。その理由は、第1の駆動期間において出力電圧が前出力期間における出力電圧よりも高い場合はカチャネル型トランジスタが動作し、出力電圧が前出力期間における出力電圧よりも低い場合はpチャネル型トランジスタが動作するためである。したがって2段階の駆動期間を設けて1出力期間を駆動することにより、1出力期間全体としては高速に駆動することができ、抵抗ストリングで生成された電圧を直接出力することにより高精度な階調電圧を

データ線負荷に出力することができる。また、簡単な構成で駆動回路を実現でき、低い消費電力で駆動することができる。

【0020】第1の従来例と比較した場合、本発明は抵抗ストリングに流す電流を抑えても高速駆動が可能なので、第1の従来例より消費電力を低減することができる。また第2の従来例と比較した場合も、本発明はオペアンプの内部電流のような電力損失がないので、第2の従来例よりも低消費電力が可能である。また本発明は力でまり、第2の従来例のようなオペアンプのオフセットによる出力電圧のばらつきがなく、高精度な電圧をデータ線負荷に出力することができる。第3の従来例と比較した場合は、本発明はトランジスタのしきい値電圧ばらつきを補正するような補正回路は必要なく、回路構成が簡単で設計が容易である。

[0021]

【発明の実施の形態】次に、本発明の実施の形態を図面 を参照して説明する。

【0022】図1は本発明の第1の実施の形態の液晶表示装置の駆動回路の構成図である。

【0023】本実施形態の、液晶表示装置の駆動回路は、複数の電圧V₁, V₂, ・・・, V₃を出力する多値電圧生成回路1と、多値電圧生成回路の生成電圧V₁~V₃から駆動に必要な電圧を選択する選択回路3と、選択回路3で選択された電圧を入力して所望の電圧を駆

動回路出力端子9を介して1データ線負荷5に出力する 出力回路4で構成されている。

【0024】多値電圧生成回路1は抵抗索子を直列接続 した抵抗ストリングで構成され、抵抗ストリング内の各 05 接続端子からデータドライバの複数の出力に共通な階調 電圧線群2に階調電圧を出力する。そして選択回路3で 任意の階調を選択し、出力回路4より1データ線負荷5 に階調電圧を出力して一定期間電圧を保持する。なお、 図1では選択回路3および出力回路4は1データ線の駆 10 動に必要な構成部分のみ示す。多数のデータ線に出力す る場合は、各データ線ごと選択回路3および出力回路4 を設ける。出力回路4は出力回路入力端子8と駆動回路 出力端子9とpチャネル型MOSトランジスタ(以後P MOSトランジスタと称す) 11とスイッチ12および 15 スイッチ13で構成される。 PMOSトランジスタ11 のドレインは接地され、ゲートは出力回路入力端子8 に、ソースは駆動回路出力端子9に接続されている。ス イッチ12は出力回路入力端子8と駆動回路出力端子9 の間に接続され、スイッチ13は駆動回路出力端子9と 20 電圧源VCCの間に接続されている。

【0025】図2は図1の回路構成における第1の駆動例を示し、2出力期間の出力波形図、表1はそのときの各スイッチの状態を示す表である。

[0026]

25 【表1】

	T ₁	T ₂	T ₂ T ₃		T ₅ T ₅	
選択回路 3	全てオン	S ₁ のみ	オン	全てオフ	Snのみオン	
スイッチ12	オン	オフ	7	ナン	オフ	オン
スイッチ13	スイッチ13 オン		7	オン	オフ	7

【0027】以下これに基づいて駆動方法を簡単に説明する。なお、以下の説明においてPMOSトランジスタ11のしきい値電圧をVTとし、電圧源VCCの電圧VCCをVCC>V、とする。期間 T_1 ではスイッチ13をオンにして、まず1データ線負荷5を電圧VCCにプリチャージする。このときスイッチ12をオンにし、PMOSトランジスタ11をオフさせておく。また、電圧VCCから階調電圧線群2へ電流が逆流しないように選択回路3のスイッチ S_1 ~ S_2 を全てオフにする。以後この期間をプリチャージ期間と記す。次に、期間 T_1 では選択回路3においてスイッチ S_2 のみオンとして階調電圧V1を選択する。そしてPMOSトランジスタ11のゲートに電圧V1がバイアスされた状態で、スイッチ12、PMOSスイッチ13ともオフにするとPMOSトランジスタ11がオンとなり、1データ線負荷5にチャランジスタ11がオンとなり、1データ線負荷5にチャ

ージされていた電荷がトランジスタ11のドレインの接地面に放電され、1データ線負荷5の電圧はVCCから急速に低下して電圧(V1-VT)に近づく。以後このようにMOSトランジスタをソースホロワ動作して1データ線負荷5を駆動する期間をトランジスタ駆動期間と記す。次に、期間T,でスイッチ12をオンにすると、PMOSトランジスタ11はオフし、階調電圧V1をスイッチ12を介して直接1データ線負荷5に出力して1出力期間を終了する。以後このように選択回路3の出力も直接1データ線負荷5に出力する期間を直接駆動期間と記す。次の出力期間T,~T,についても同様に、T,のプリチャージ期間では1データ線負荷5を電圧VCCにプリチャージし、T,のトランジスタ駆動期間で階調電圧Vnを選択して1データ線負荷5に電圧(Vn-50 VT)を出力し、T,の直接駆動期間で階調電圧Vnを

直接1データ線負荷5に出力する。

【0=028】このような駆動方法を行うことにより、ト ランジスタ駆動期間では、 PMOSトランジスタ11が ソースホロワとなっているので階調に依存せず低インピ ーダンスで高速に駆動することができ、直接駆動期間で は選択回路3の出力を1データ線負荷5へ直接出力する ことにより高精度な電圧を出力することができる。ただ し、直接駆動期間は階調電圧により出力インピーダンス が異なるので、その駆動速度は1データ線負荷5の抵抗 や容量と抵抗ストリングの出力インビーダンスにより決 まる遅延の時定数に依存するが、直接駆動期間ではしき い値電圧VTの電圧差を駆動するだけでよく、時定数が 比較的大きくても必要な出力電圧精度に短時間で到達す る。そのため抵抗ストリングの抵抗値を大きくしても1 出力期間全体では高速に駆動することができる。すなわ ち本実施形態では抵抗ストリングに流れる電流を抑え、 駆動回路全体の消費電力を低減することができる。な お、トランジスタ駆動期間において任意の階調電圧Vk が(VCC-Vk)<-VTの場合、トランジスタ11 はオフしたままとなるが、直接駆動期間において駆動す る電圧差はしきい値電圧VT以下になっているので、直 接駆動期間だけで高速に駆動することができる。また、 本実施形態を多出力のデータドライバICに用いた場 合、IC間やIC内のPMOSトランジスタのしきい値 電圧にばらつきが生じても、データ線の出力電圧は抵抗 ストリングを構成する抵抗素子の抵抗比によって決まる ため、しきい値電圧のばらつきには何ら依存せず高精度 な電圧出力が可能である。このように本実施形態では、

簡単な回路構成で高精度な電圧出力、高速駆動、低消費 電力を同時に実現することができる。

【0029】また、図2では電圧源VCCが一定の場合を示したが、出力期間ごとに電圧VCCのレベルを変えることも可能である。図3は出力期間ごとに電圧源VCCの電圧を変化させる第2の駆動例である。図3は電圧源VCCの電圧をVCC1、VCC2と変化させ、図2と同様のスイッチ制御を行ったときの出力波形図である。ただし、VCC1>V,>VCC2>V,とした。

10 【0030】また、本実施形態において、トランジスタ 11のしきい値電圧VTの絶対値は小さいほど効果的である。しきい値電圧の絶対値の小さいトランジスタを用いると、直接駆動期間に駆動しなければならない電圧差が小さくなり駆動速度が速くなるため、必要な駆動速度 15 の限度内で抵抗ストリングに流す電流を抑えて消費電力を下げることができる。

【0031】図4は本発明の第2の実施の形態の液晶表示装置の駆動回路の構成図である。本実施形態は図1においてPMOSトランジスタ11をnチャネル型MOS20トランジスタ(以後NMOSトランジスタと称す)14に置き換え、そのドレインを電圧源VDDに接続したものである。

【0032】図5は図4の回路構成における第1の駆動例を示す、データ線負荷5への2出力期間の出力波形 図、表2はそのときの各スイッチの状態を示す表である。

【0033】 【表2】

	T ₁	T ₂	Т3	T ₄	Тъ	T,
選択回路3	全てオフ	S ₁ のみオン		全てオフ	Sn Øð	タオン
スイッチ12	オン	オフ	オン		オフ	オン
スイッチ13	オン	オン	オフ		オフ	7

【0034】駆動方法は図2と同様で、 T_1 および T_2 はプリチャージ期間、 T_1 および T_2 は選択回路3の出力を直接データ線負荷5に出力する直接駆動期間である。このような駆動を行うことにより、第1の実施形態と同様に簡単な回路構成で高精度な電圧出力、高速駆動、低消費電力を同時に実現することができる。

【0035】図6は本発明の第3の実施の形態の液晶表示装置の駆動回路の構成図である。

【0036】本実施形態は出力回路4のみが第1、第2の実施形態と異なり、出力回路4は出力回路入力端子8と駆動回路出力端子9とスイッチ12とNMOSトランジスタ15とPMOSトランジスタ15とPMOSトランジスタ16で構成される。

スイッチ12は、第1、第2の実施形態と同様に出力回路入力端子8と駆動回路出力端子9の間に接続され、N40 MOSトランジスタ15のドレインを電圧源VDDに、ゲートを出力回路入力端子8に、ソースを駆動回路出力端子9に接続し、PMOSトランジスタ16のドレインを接地に、ゲートを出力回路入力端子8に、ソースを駆動回路出力端子9に接続したものである。

45 【0037】図7は図6の回路構成における駆動例を示すもので、2出力期間の出力波形図、表3はそのときの各スイッチの状態を示す表である。

[0038]

【表3】

	Т1	Т;	T _a	T4	
選択回路 3	S,のみ	オン	Snのみオン		
スイッチ12	オフ	オン	オフ	オン	

【0039】以下これに基づいて駆動方法を簡単に説明 する。なお、NMOSトランジスタ15およびPMOS トランジスタ16のしきい値電圧をそれぞれVtおよび VTとする。T₁はトランジスタ駆動期間で、スイッチ 12をオフし、選択回路3でスイッチS,のみオンとし て階調電圧V1を選択し、NMOSトランジスタ15お よびPMOSトランジスタ16のゲートに電圧V1をバ イアスする。このとき前出力期間に1データ線負荷5に 保持されていた電圧がV1より十分低電圧である場合は NMOSトランジスタ15がオンとなり、PMOSトラ ンジスタ16はオフする。そして1データ線負荷5の電 圧は急速に上昇して電圧(V1-Vt)に近づく。T, は直接駆動期間で、スイッチ12をオンにするとNMO Sトランジスタ15およびPMOSトランジスタ16は オフし、階調電圧V1を直接1データ線負荷5に出力し て1出力期間を終了する。次の出力期間では、階調電圧 Vnを選択回路3で選択すると、T₁のトランジスタ駆 動期間でNMOSトランジスタ15がオフし、PMOS トランジスタ16がオンとなる。そして1データ線負荷 5の電圧は急速に低下して電圧 (Vn-VT) に近づ く。その後 T, の直接駆動期間でスイッチ 1 2 をオンに すると、NMOSトランジスタ15およびPMOSトラ ンジスタ16はオフし、階調電圧 Vnが直接1データ線 負荷5に出力される。

【0041】また、本実施形態では、第1の実施形態のようなプリチャージが必要なく、第1の実施形態よりも省電力、高速駆動が可能である。その理由はトランジスタ駆動期間において出力電圧が前出力期間における出力電圧よりも高い場合はNMOSトランジスタ15が動作

し、出力電圧が前出力期間における出力電圧よりも低い 場合はPMOSトランジスタ16が動作するためであ

30. そして本実施形態においても、第1の実施形態で説明したのと同様に、抵抗ストリングの抵抗値を大きくしても高速に駆動することができ、駆動回路全体の消費電力を低減することができる。そしてまた本実施形態を多出力のデータドライバICに用いた場合も、IC間やIC内のトランジスタのしきい値電圧にばらつきが生じても高精度な電圧出力が可能である。

【0042】なお、図6において、NMOSトランジスタ15およびPMOSトランジスタ16のドレインを電圧一定の電圧源に接続したが、出力期間ごと電圧可変と20 なる任意の電圧源に接続して用いることもできる。

【0043】このように、本実施形態では、簡単な回路 構成で高精度な電圧出力、高速駆動、低消費電力を同時 に実現することができる。

【0044】図8は本発明の第4の実施形態の液晶表示 25 装置の駆動回路の構成図である。

【0045】本実施形態の駆動回路は、図1の駆動回路を一部改良した回路で、選択回路3および出力回路4の構成は図1と同様である。図8において、図1と異なる構成部分について以下に説明する。多値電圧生成回路1 30 は抵抗素子を直列接続した抵抗ストリングで構成し、抵抗ストリング内の2n個(但しれは自然数)の接続端子よりn個の階調電圧および各階調電圧から所定の電圧だけずれたn個の補助電圧を出力する。ここで任意の階調電圧をVk(但しkはn以下の自然数)、階調電圧Vk35 から電圧Vok(但しkはn以下の自然数)だけずれた補助電圧を(Vk+Vok)とし、階調電圧Vkまたは補助電圧(Vk+Vok)を出力する階調電圧線をLk(但しkはn以下の自然数)とする。なお、図8においてはVok<0とする。階調電圧Vkおよび補助電圧

0 (Vk+Vok)を生成する抵抗ストリンク内の接続端子それぞれと階調電圧線Lkとの間にスイッチSWkおよびスイッチSWokを接続し、これらのスイッチを制御することにより階調電圧Vkまたは電圧(Vk+Vok)を階調電圧線Lkに出力できるように構成する。こ

45 れを全てのkについて同様に接続した2n個のスイッチをスイッチ群6と記す。なお、以下の駆動方法の説明を容易にするため、スイッチ群6において階調電圧V1、補助電圧(V1+Vo1)、階調電圧Vn、補助電圧

(Vn+Von)を出力制御するスイッチをそれぞれ1 50 01、102、103、104とする。 【0046】図9は図8の回路構成における駆動例を示すもので、2出力期間におけるデータ線負荷5の出力波形図、表4はそのときのスイッチ群6のスイッチ101

~104の状態を示す表である。【0047】【表4】

	Т1	T2	Т3	T4	T ₅	T.	
選択回路3	全てオフ S ₁ の		みオン	全てオフ Sn		のみオン	
スイッチ101	, त्रे	7	オン	オフオ		オン	
スイッチ102	オン		オフ	オン		オフ	
スイッチ103	オフ		オン	オフ		オン	
スイッチ104	オン	,	オフ	オン		オフ	
スイッチ12	オン	オフ	オン ス		オフ	オン	
スイッチ13	オン	*** **** ****	トフ	オン	オ	オフ・	

【0048】以下これに基づいて駆動方法を説明する。 $T_1 \sim T_1$ におけるスイッチ12およびスイッチ13の 制御方法は第1の実施形態と同様で、 T_{\parallel} および T_{\parallel} は プリチャージ期間、T, およびT, はトランジスタ駆動 期間、 T_1 および T_4 は選択回路3の出力を直接1デー 夕線負荷5に出力する直接駆動期間である。本実施形態 ではさらにスイッチ群6を設けており、その制御と効果 を説明する。スイッチ群6はプリチャージ期間およびト ランジスタ駆動期間では階調電圧線群2に補助電圧 (V k+Vok)を出力し、直接駆動期間では階調電圧線群 2に階調電圧Vkを出力するようにスイッチ群6を制御 する。具体的には T_1 、 T_2 ではスイッチ101、10 3など階調電圧を出力制御するスイッチは全てオフ、ス イッチ102、104など補助電圧を出力制御するスイ ッチは全てオンとなっている。T,で選択回路3のスイ ッチ S_1 がオンとなると、PMOSトランジスタ11の ゲートに補助電圧(V1+Vo1)がバイアスされ、1 データ線負荷5の電圧はプリチャージ電圧VCCから電 圧(V1+Vo1-VT)に急速に低下する。そしてTっでスイッチ101、103など階調電圧を出力制御す るスイッチが全てオン、スイッチ102、104など補 助電圧を出力制御するスイッチが全てオフとなると、階 調電圧線群2の電圧は補助電圧から階調電圧に切り替わ り、選択回路3で選択されている階調電圧V1が1デー 夕線負荷 5 に直接出力される。T 、 $\sim T$ についても同 様に、T, で電圧 (Vn+Von-VT) が、T, で階 調電圧Vnが1データ線負荷5に出力される。この作用 は任意の階調電圧Vkを出力する場合も同様である。こ のような駆動方法を行うことにより、第1の実施形態と 同様の効果を持つが、本実施形態では第1の実施形態よ

りもさらに高速駆動、低消費電力が実現できる。以下に その理由を説明する。本実施形態においてPMOSトラ ンジスタ11の基板バイアス電圧がソース電圧に等しい とき、PMOSトランジスタ11のしきい値電圧VTは 25 ゲートバイアス電圧によらず一定である。このとき多値 電圧生成回路1の抵抗ストリングの設計において、電圧 Vokは全てのkに対して一定の値に設定することがで きる。そしてVokがVTに近い値をとるように設計す ると、トランジスタ駆動期間において1データ線負荷5 30 の電圧は (Vk+Vok-VT) であるので、所望の階 調電圧Vk付近まで高速に駆動することができる。第1 の実施形態では直接駆動期間はРMOSトランジスタ1 1のしきい値電圧VT分の電圧差を駆動しなければなら ないが、本実施形態ではVokの設定により、直接駆動 35 期間においてしきい値電圧VTに依存しないわずかな電 圧差を駆動するだけでよい。したがって、抵抗ストリン グの設計を第1の実施形態で必要とする抵抗値より大き くしても十分高速に駆動することができ、それにより抵 抗ストリングに流れる電流を抑えて駆動回路の消費電力 40 を第1の実施形態よりもさらに低減することができる。 【0049】また、本実施形態は、NMOSトランジス 夕を用いた出力回路4を含む第2の実施形態に応用する こともでき、その場合も本実施形態と同様の効果を得る ことができる。

45 【0050】次に、第1の実施形態から第4の実施形態で説明した液晶表示装置の駆動回路について、シミュレーションにより具体的に実施し、駆動速度および消費電力のシミュレーション結果より本発明による効果を実証する。なお、シミュレーションにおいて第2の実施形態 (図4)は、第1の実施形態(図1)の出力回路4のP MOSトランジスタ11をNMOSトランジスタ14に 置き換えたものであり、効果は同様であるので第2の実 施形態(図4)のシミュレーションによる効果の実証は 省略する。

【0051】シミュレーションは対角9インチのVGA パネルに相当する1データ線負荷を本発明の駆動回路 (図1、図6、図8)に接続し、それぞれの駆動回路に ついてデータ線終端の出力電圧の変化より駆動速度およ び消費電力を見積もる。シミュレーションに用いる1デ ータ線負荷の等価回路を図10に示す。駆動回路10は 図1、図6、図8の回路構成を持つ1データ線駆動回路 であり、1データ線負荷20は液晶容量および配線抵 抗、配線容量を含めた等価回路である。シミュレーショ ンにおいて駆動回路10の任意の電圧源VCCは電源電 圧VDDに等しいとし、VDD=5Vとする。また、駆 動回路10のデータ線負荷への1出力期間は40 µsと する。なお駆動速度を見積もるにあたり、直接駆動期間 における駆動速度は階調に依存するので、出力設定電圧 は0.5V、2.5V、4.5Vの3レベルとし、4. 5 Vの初期状態から第1出力期間は2.5 V、第2出力 期間は0.5V、第3出力期間は2.5V、第4出力期 間は4.5Vを1サイクルとして出力するように設定す る。駆動速度の見積もりは、VGAパネルの1LSB (40mV)を用いて、各出力期間の始まりから出力設 定電圧の1LSB(40mV)精度に到達するまでの時 間を見積もる。なお、これにはプリチャージ期間も含めるものとする。また、消費電力の見積もりは、1データ線負荷20を1サイクル周期で駆動するときに電源電圧VDDで消費される電力を見積もる。この消費電力は抵抗ストリングに流れる電流および1データ線負荷の充放電による消費電力であり、1データ線あたりの駆動消費電力である。多数のデータ線に出力する駆動回路の場合は、抵抗ストリングに流す電流はデータ線数に比例し、駆動消費電力もデータ線数に比例する。

10 【0052】また、本発明との比較を行うため、第1の 従来例(図16)についても同様のシミュレーションを 行う。第1の従来例において、抵抗ストリングに 10μ Aの電流を流す場合について本発明と比較を行う。図1 5 は第1 従来例のシミュレーションによる出力波形図で 15 ある。

(実施例1)図11は第1の実施形態(図1)における 1サイクル(4出力期間)のデータ線終端電圧(点線) および電源電圧 VDDで消費される電力P(実線)の出力波形図である。駆動条件は抵抗ストリングに流す電流 20 を I=10μAとし、PMOSトランジスタ11のしき い値電圧を VT=-0.5 Vとした場合である。1出力期間における駆動タイミングを表5に示す。

[0053]

【表5】

25

	回路図	出力波形図	プリチャージ期間	トランジスタ駆動期間	直接駆動期間
実施例1	図1	図11	5 µ s	3 µ S	32 µ s
実施例2	図6	212		- 3 μ S	37 µ s
実施例3	図8	図13	5 µ S	3 μ S	32 µ s
第1従来例	図14	図15			40 µ s

【0054】プリチャージ期間を 5μ s、トランジスタ駆動期間を 3μ s、直接駆動期間を 32μ sとした。トランジスタ駆動期間において、第1の従来例(図15)と比べてデータ線終端電圧の変化が速いことは明らかで

ある。表6に1LSB精度到達時間および消費電力の第 1従来例との比較を示す。

35 [0055]

【表6】

	回路区	駆動条件	ILSB (40mV) 精度到達時間 [μs]				消費電力[µW]
		·	4.5V→2.5V	→0.5V	→2.5V	-+4.5V	
実施例 1	図1	I=10μA, ∨T=-0.5V	22.6	14.0	22.6	13.9	57.2
		I=8µA, VT=-0.2V	21.2	13.8	21.2	13.0	47.4
実施例2	図 6	I=8μA. Vt=0.5V, VT=-0.5V	20.8	9.7	21.0	11.8	48.1
実施例3	図8	1=5 µA, VT=-0.5V, Vok=-0.55V	8.5	12.7	8.4	7.1	33.6
第1従来例	図 14	I≔1OμA .	21.2	8.8	21.2	8.7	51.8

【0056】抵抗ストリングで生成した階調電圧を直接データ線負荷20に出力する場合、階調電圧に応じて遅延の時定数が異なるため駆動速度も階調電圧に応じて異なる。表6より1LSB精度到達時間は出力電圧2.5 Vのときが最も遅く、これが駆動回路の駆動速度を決める。

- 45 【0057】図1の駆動回路では、駆動条件がI=10 μ A、VT=-0.5Vの場合は第1の従来例に比べて駆動速度、消費電力ともやや劣っている。これは図1の駆動回路がプリチャージを必要とするため、プリチャージ期間やプリチャージによる充放電があるためである。
- 50 しかしPMOSトランジスタ11のしきい値電圧をVT

=-0.5 Vから VT=-0.2 Vにして、抵抗ストリングに流す電流を I=8 μ Aにすると、第 1 の従来例よりも駆動速度、消費電力とも優ることができる。このようにしきい値電圧の絶対値の小さいトランジスタを用いると、直接駆動期間に駆動しなければならない電圧差が小さくなり駆動速度が速くなるため、必要な駆動速度の限度内で抵抗ストリングに流す電流を抑えて消費電力を下げることができる。これにより本発明の駆動回路(図 1) の効果が示された。

【0058】図12は第3の実施形態(図6)における 1サイクル(4出力期間)のデータ線終端電圧(点線)および電源電圧VDDで消費される電力P(実線)の出力波形図である。駆動条件は抵抗ストリングに流す電流を $I=8\mu$ Aとし、NMOSトランジスタ15のしきい値電圧を VT=-0. 5Vとし、両MOSトランジスタ16のしきい値電圧を VT=-0. 5Vとし、両MOSトランジスタ15、16とも基板電圧はソース電圧に等しいクシスタ15、16とも基板電圧はソース電圧に等しいクシスタ15、16とも基板電圧はソース電圧に等しいクシスタ15、16とも基板電圧はプリチャージは必要なく、トランジスタ駆動回路ではプリチャージは必要なく、トランジスタ駆動期間を3 μ S、直接駆動期間を3 μ S、直接駆動期間を3 μ Sとした。トランジスタ駆動期間において、第1の従来例(図15)と比べてデータ線終端電圧の変化が速いことは明らかである。表6に1LSB精度到達時間および消費電力の第1の従来例との比較を示す。

【0059】図6の駆動回路ではプリチャージが必要ないので、図1の駆動回路よりも1LSB精度到達時間が短く、プリチャージによる電力消費もない。したがって、抵抗ストリングに流す電流を 8μ Aとしても、駆動速度と消費電力とも図1の駆動回路ならびに第1の従来例の駆動回路(図14)より優っている。第1の実施例と同様にしきい値電圧の絶対値の小さいトランジスタを用いれば、さらに高速駆動や消費電力の低減が可能となる。

【0060】図13は第4の実施形態(図8)における1サイクル(4出力期間)のデータ線終端電圧(点線)および電源電圧VDDで消費される電力P(実線)の出力波形図である。駆動条件は抵抗ストリングに流す電電圧をVT=-0.5 Vとし、Vok=-0.55 V(但し k は n 以下の自然数)とした場合である。1出力期間における駆動タイミングを表4に示す。駆動タイミングを表4に示す。駆動タイミングを表4に示す。駆動タイミングを表4に示す。駆動タイミングを表4に示す。駆動タイミングを表4に示す。駆動タイミングを表4に示す。駆動タイミングを表4に示す。取動タイミングを表4に示す。即間を5 μ S、上で、トランジスタ駆動期間において、第1の従来例(図15)と比べてデータ線終端電圧の変化が速いことは明らかである。表6に1LSB精度到達時間および消費電力の第1の従来例との比較を示す。

【0061】図8の駆動回路では電圧Vokを最適に設定することにより、直接駆動期間に駆動しなければならない電圧差をトランジスタのしきい値電圧に関係なく十

[0062]

【発明の効果】以上説明したように本発明は、駆動期間を少なくとも2段階に分割し、第1の段階では出力精度は低いが電流供給能力の高い回路で大まかに容量性負荷を所望の電圧に近づけ、第2の段階では電流供給能力は低いが出力精度の高い回路で厳密に容量性負荷の電圧を決定するような構成としたことにより、従来の出力段に20 オペアンプを使用した駆動回路よりも簡単な回路構成で高精度な電圧出力を得られ、また抵抗分圧した電圧を直接出力する駆動回路よりも高速駆動および消費電力の低減が可能である。これにより簡単な回路構成で高精度な電圧出力および高速駆動、低消費電力を同時に実現することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の液晶表示装置の駆動回路の回路図である。

【図2】図1の駆動回路における第1駆動例の出力波形30 図である。

【図3】図1の駆動回路における第2駆動例の出力波形 図である。

【図4】本発明の第2の実施の形態の液晶表示装置の駆動回路の回路図である。

35 【図5】図4の駆動回路における駆動例の出力波形図である。

【図6】本発明の第3の実施の形態の液晶表示装置の駆動回路の回路図である。

【図7】図6の駆動回路における駆動例の出力波形図で40 ある。

【図8】本発明の第4の実施の形態の液晶表示装置の駆動回路の回路図である。

【図9】図8の駆動回路における駆動例の出力波形図である。

45 【図10】駆動回路のシミュレーションに用いた1デー 夕線負荷の等価回路図である。

【図11】第1の実施例の出力波形図である。

【図12】第2の実施例の出力波形図である。

【図13】第3の実施例の出力波形図である。

【図14】第1従来例を示す回路図である。

50

【図15】第1従来例の出力波形図である。


【図16】第2従来例を示す回路図である。

【図17】第3従来例を示す回路図である。


【符号の説明】

- 1 多值電圧生成回路
- 2 階調電圧線群
- 3 選択回路
- 4 出力回路
- 5 1 データ線負荷
- 6 スイッチ群
- 8 出力回路入力端子
- 9 駆動回路出力端子

[図1]



【図3】




- 10 データ線駆動回路
- 11 PMOSトランジスタ
- 12,13 スイッチ
- 14, 15 NMOSトランジスタ
- 05 16 PMOSトランジスタ
 - 20 1 データ線負荷
 - 21 データ線終端
 - 101~104 スイッチ


V₁ ~ V₂ , V₂ ~ 電圧

10 $SW_i \sim SW_i$, $SW_{ij} \sim SW_{in}$, $S_i \sim S_i$ ZA


【図2】




【図4】




[図5]




【図7】




【図6】




[図8]







[図11]




[図14] 「図16]









【図13】





【図17】



This Page Blank (uspto)